포털:고등학교/정보·통신 계열 전문 교과(2015)/컴퓨터 구조/연산 장치의 구성

연산 장치의 구조

연산 장치, 즉 산술 논리 장치(ALU: Arithmetic and Logic Unit)는 데이터 처리를 위한 연산이 이루지는 산술 마이크로 동작과 논리 마이크로 동작을 수행하는 디지털 회로로 구성

연산 장치의 구성 요소

구성 요소	기능
데이터 레지스터	주기억 장치로부터 가져온 데이터를 보관하는 기억 장소
가산기(adder)	누산기와 레지스터의 값을 더하여 그 결과를 누산기에 보관하는 회로
누산기(accumulator)	연산 장치를 구성하는 중심이 되는 레지스터로서 사칙 여산, 논리 연산 등의 중간 결과를 기억
오버플로 검출기	가산기의 결과가 해당 레지스터의 용량을 초과했을 때 검출해 주는 회로
상태 레지스터	여산 겨로가의 부호 입력 자리 올림수(carry in), 오버플로, 인터럽트 발생 여부 등의 상태 정보를 저장

연산 과정

① 제어 장치의 제어 신호를 받음.

② 주기억 장치에서 데이터를 가져와 레지스터에 저장

③ 새로운 데이터가 있을 경우에는 주기억 장치에서 가져와 저장

④ 누산기에 있는 값과 데이터 레지스터에 있는 값을 이용, 연산 실행

⑤ 상태 정보를 확인하여 상태 레지스터에 상태 정보를 저장

⑥ 가산 결과를 누산기에 저장

⑦ 주기억 장치로 결과를 저장